

电力实时仿真器的关键指标及评价方法

邴元天, 郝正航, 陈卓, 熊国江, 杨玉杰, 姚盼

(贵州大学电气工程学院, 贵阳 550025)

摘要: 目前国内大规模新能源场站、县域规模万节点级电力系统等所需的仿真资源巨大, 但实物仿真平台又存在造价高、编译速度缓慢、缺乏对其性能的关键指标的评价方法、关键仿真核心技术处于卡脖子等问题。鉴于此自主研发了一款新型国产实时仿真器 UREP300, 详细阐述了其组成原理及其并行迭代编译原理, 并提出了仿真平台的关键指标以及评价方法, 用以衡量仿真器性能优劣, 且基于此与国外领先的实时仿真设备进行了详细对比。结果证明了 UREP300 在仿真领域的性能不亚于甚至超过了国外领先设备, 尤其在编译速度方面实现了突破, 极大缩短了编译的时间, 解决了仿真平台缺失关键指标与评价方法的问题, 为国产化研究进程做出贡献。

关键词: 关键指标; 国产实时仿真器; 编译速度; 评价方法

Key Indicators and Evaluation Methods of Real-Time Simulator of Electric Power

LI Yuantian, HAO Zhenghang, CHEN Zhuo, XIONG Guojia, YANG Yujie, YAO Pan

(Electrical Engineering College, Guizhou University, Guiyang 550025, China)

Abstract: At present, there is a huge demand for simulation resources for large-scale new energy stations and county-level ten thousand nodes level power systems in China. However, physical simulation platforms have problems such as high cost, slow compilation speed, lack of evaluation methods for key performance indicators, and bottleneck in key simulation core technologies. In view of this, a new domestic real-time simulator UREP300 has been independently developed. Its composition principle and parallel iterative compilation principle are elaborated in detail, and key indicators and evaluation methods of the simulation platform are proposed to measure the performance of the simulator. Based on this, a detailed comparison is made with leading foreign real-time simulation equipment. The results have proven that the performance of UREP300 in the simulation field is comparable to or even exceeds that of leading foreign devices, especially in terms of compile speed, which has achieved breakthroughs, greatly shortened compilation time, solved the problem of missing key indicators and evaluation methods in simulation platforms, and contributed to the localization research process.

Key words: key indicators; domestic real-time simulation device; compile speed; evaluation method

0 引言

随着电力系统规模的不断扩大以及计算机的飞速发展, 实时仿真技术^[1-4]已经成为电力系统领域里研究复杂电力系统现象的手段之一。

国外仿真平台的起步时间早, 发展迅速, 已经形成了较为稳定的技术结构和市场, 在世界范围内的认可度较高。目前实时仿真中处于垄断地位的是加拿大的 RTDS 和 RTLAB、瑞典的 Speedgoad 等设备。国内仿真平台起步晚, 大多数处于数字仿真阶段, 需要通过大量的尝试来积累经验, 不断地完善和优化平台功能^[5]。随着新型电力系统的认知、试验、生产、培训需求快速增长, 形成了实时仿真领域巨大潜在市场^[6]。对于大规模新能源场站、县域规模万节点级电力系统、多端特高压直流输电等应用场景电磁暂态仿真, 所需的仿真资源巨大, 但又

基金项目: 国家自然科学基金资助项目(52167007); 贵州省教育厅“新型电力系统及其数字化技术工程研究中心”项目资助(黔教技[2022]043号)。

Foundation item: Supported by the National Natural Science Foundation of China (52167007); the Project of Guizhou Education Department (Qianjiaoj [2022]043).

存在平台造价高、编译速度缓慢、且关键核心技术被封锁等问题,平台应用的灵活性和开放性受到很大限制。

文献[7]指出目前商业化电力电子实时仿真系统存在价格昂贵、系统升级维护费用高、开放性差、仿真容量和接口数量受限等问题。因此针对电力电子领域对实时仿真系统的需求,研究出一套实时性好、仿真精度高、容量大、价格低廉、通用性好的实时仿真平台具有十分重要的意义。文献[8]对比了两种不同硬件架构实时仿真器的仿真结果,但缺乏系统的指标进行多维度对比,且在实验中采用了两种截然不同的步长进行仿真,没有创建完全相同的模拟条件。

鉴于此,课题组自主研发了一款实时仿真器UREP300,在改进编译速度的基础上且拥有实时性好、容量大、通用性强等特点,并在本文详细阐述了其原理,提出了仿真关键指标,填补了实时仿真领域评价方法的缺失,最后在相同参数的环境下将不同实时仿真器的性能进行了对比。

1 实时仿真器的技术本质

实时仿真脱胎于离线仿真^[9-11],因为离线仿真在电脑上的仿真运行需要时间远超实际系统,观测模型运行1s左右的时间,需要仿真计算的时间往往远超过1s,无法实现实时运行。原因包括普通计算机本身的操作系统以及硬件能力上的不足,以及在建模和计算时没有基于实时运行进行优化,因此导致时间确定性比较差。实时仿真用运行着物理系统数学模型、带IO接口板卡的实时系统来模拟物理系统的行为,模型的更新计算严格地限定在仿真步长对应的时间内。

UREP300实时仿真器的构架如图1所示,上位机使用SIMULINK或者专用仿真软件搭建电力系统模型,编译后生成C代码通过以太网装载到目标机中,运行时目标机将电力系统模型的情况通过网络协议上传到上位机以实时监测其运行信息。目标机一般采用RTOS操作系统,通过构建的CPU-FPGA联合仿真平台实现精准的实时模拟。通过模拟板卡输出机侧、网侧的模拟信号来反应模型的实时运行情况,同时接受控制信号用于控制模型的运行。目标机通过模拟I/O接口和数字I/O接口实现与控制器的连接。外部的数字控制器负责采集模型输出信

号,进行实时运算,并生成相应的驱动信号送入到目标机中。




图1 UREP实时仿真系统结构图

Fig. 1 UREP real-time simulation system structure

传统的基于CPU的实时仿真平台无法满足高频电力电子器件亚微秒级的仿真步长需求。FPGA芯片可以在硬件级别上实现并行处理,适用于大规模数据并行处理和流水线处理等应用,可以将仿真计算压缩到100 ns或1 μ s级别,能精确地实现电力电子器件的超高速仿真。因此UREP300构建了CPU-FPGA的联合仿真平台来进行实时仿真,结合了CPU和FPGA各自的优点,如图2所示。图2以双馈风机为例,采用模型分割的方法将模型分割为CPU和FPGA两部分,基于此进行混合步长仿真,并通过以太网接口进行异步通信。控制电路与连续电路模型通过CPU进行大步长仿真,背靠背换流器与电压平均化模块等高频电力电子器件通过FPGA进行小步长仿真。




图2 CPU-FPGA联合仿真平台

Fig. 2 CPU-FPGA co-simulation platform

综上所述,实时仿真器的核心实质是平台移植技术^[12-14],如图3所示,过程主要分为3个部分。1)将SIMULINK离线模型转化生成对应仿真平台能

识别的目标文件, 这些文件包括二进制文件、可执行文件、或者针对特定硬件平台编译的代码。它们用于模拟特定系统或设备行为的算法和数据结构, 例如从一个生成的映射配置文件中可以获得开关量和模拟量在 I/O 通道的实际分配位置。它们可以在实时仿真环境中运行, 以提供对系统性能和行为的准确理解。2) 从 Windows 系统移植到 RTOS 系统进行实时操作, 以便完成模型分布式实时计算, 且实时操作系统能够提供强有力的实时性保障, 它能够对仿真系统中的任务进行优先级调度, 并在严格的时间限制内完成处理任务, 确保仿真过程的及时性和准确性。3) 由 PC 机硬件系统运行移植到仿真平台的多 CPU+FPGA 系统运行, 因为 FPGA 在实时仿真中可以更好地模拟硬件之间的交互和通信, 在复杂系统中的表现更好, 且 FPGA 具有良好的扩展性, 更快的仿真速度和更高的仿真精度等优点。




图3 仿真器原理本质

Fig. 3 Essence of the simulator principle

2 关键指标

为了更好地将课题组自主研发的国产实时仿真器 UREP300 与国际行业标杆的实时仿真器进行对比测试, 本文设置了 5 个不同维度的关键指标, 分别为仿真规模、建模效率、仿真步长、仿真精度和元件库。本实验的对标对象为行业公认的电力系统实时仿真设备, 关键指标及其选取原因如下。

1) 仿真规模: 主要对 CPU 内核的实时仿真规模进行研究, 仿真规模越大, 就可以模拟更为复杂的实际电力系统运行特性, 例如县域万节点级电网, 数百发电单元的光伏场站的实时仿真等, 达到最为贴合现实的仿真效果。

2) 建模效率: 主要对搭建模型、调试模型、编译模型和运行模型等操作层面的耗时进行研究, 若仿真实验的准备时间过长, 则会减慢整个开发流程的速度, 无形中增加了科研成本。因此, 提高建模效率对于仿真的意义至关重要。

3) 仿真步长: 主要对实时仿真器的最小步长进行研究, 它的实质是仿真系统对物理连续变量离散化处理的采样时间, 仿真步长越小, 采样密度越大, 则模型的准确度与可信度越高。

4) 仿真精度: 主要对离线平台到实时平台的移植过程和定时器可能引起的误差进行研究, 也是实时仿真是否移植成功的关键。即使微小的误差也可能影响电力系统的稳定性, 严重时甚至会造成电力系统崩溃, 产生重大的损害。

5) 元件库: 主要对搭建模型所需的电气元件的丰富性进行研究, 元件库包含了各种仿真元件和模块, 这些元件和模块是构建仿真实验的基础, 因此元件库的丰富程度和精度直接影响到仿真实验的灵活性和准确性。

3 UREP300 原理

3.1 UREP300 组成原理

UREP300 基本组成原理如图 4 所示。UREP300 由上位机和目标机两部分组成。其中目标机硬件包括多核高性能 CPU 卡、总线卡、模拟量卡、数字量卡、高速网卡、定时器卡及背板等。CPU 卡承担全部计算任务, 是仿真器最重要的硬件资源; 模拟量卡和数字量卡提供仿真器与外部设备连接的 I/O 通道; 高速网卡用来与外部设备进行大容量通信; 定时器卡提供高精度定时, 是仿真器确保实时性的关键硬件; 总线卡为仿真器各种板卡提供交换数据的高速总线。

目标机采用裸机运行控制机制, 以提高算力和避免计算抖动, 多核 CPU 高速调度器能够使所有并行处理器运算效率达到最优。实时仿真线程管理器负责将大规模计算任务分解为若干实时任务, 并通过线程优化均衡各个实时任务, 实时任务由调度器统一分配资源, 使整个仿真进程始终处于高效运行状态。上位机安装 Windows 操作系统, 同时需要开发并安装主控软件、监控平台、通信软件和分析软件, 建模使用仿真软件 MATLAB/Simulink。在图形化建模环境完成搭建模型后, 主控软件借助工具




图4 UREP300基本组成原理图

Fig. 4 Principle diagram of UREP300 basic composition

链将仿真模型编译为可以在裸机环境下运行的若干线程并下载至目标机运行;通信软件用来实现上位机和目标机的通信;监控平台用于在线调参和控制目标机仿真进程;分析软件对仿真结果进行数据分析,挖掘仿真价值。

针对仿真平台的能力需求,UREP300采用基于多核处理器的并行处理硬件仿真系统,或者基于多CPU和FPGA处理器的并行处理计算机系统,均可实现新能源、储能系统、直流控保等动模实时仿真平台的建设与研究。UREP300并行计算硬件架构如图5所示。

UREP300使用多核CPU-FPGA联合仿真平台




图5 基于多核处理器并行处理的硬件仿真系统

Fig. 5 Hardware simulation system based on multi-core processor parallel processing

的优势在于整合了CPU和FPGA各自的优点,如图2双馈风机例子所示,实现了灵活性、高性能、低功耗的平衡。通过合理分配任务,利用CPU的通用性和FPGA的并行性能,平台能够在处理各种仿真需求时实现最佳的性能和效率。同时,该平台具有高度的可扩展性和可重构性,能够满足不断增长的仿真需求,并且可以根据特定应用的要求进行定制化开发。

3.2 UREP300编译原理

实时仿真器中的仿真模型通常是大型、复杂的系统,但仿真器硬件资源有限,例如内存和处理器速度等。通过迭代编译可以优化代码大小来适应这些限制,以确保代码能够适应实时仿真器的硬件环境,同时改进代码的执行效率,提高仿真性能,显著减少编译时间,以确保在给定的时间约束内完成仿真任务。

现阶段仿真器都搭配有多核的高速处理器,拥有丰富的计算资源,为了高效利用多核性能,加快迭代编译过程的效率,UREP300运用了OpenTuner的迭代编译框架^[15-18]。它是一个构建特定领域的多目标程序智能调优器框架,能够在基于迭代方式在编译器优化选项组合的搜索空间中找到效能最佳的优化组合选项。

UREP300编译原理如图6所示,搜索模块从结果数据库模块中获得之前的优化选项评估测试结果,并基于此测试结果,进行迭代得到进一步优化的选项组合并写入数据库。测试评估模块从数据库中获得进一步优化了的选项组合后,进行测试评估后写入数据库。

迭代编译^[19-21]的3个模块中,测试评估模块所占用的时间在整个迭代编译流程中比例最大。评估模块流程图如图7所示,为效率较低的串行可执行程序,而当程序迭代运行耗时较长时,程序在测试评估模块的运行时间会成为缩短整个编译流程耗时的一个制约因素。为了打破这个时间瓶颈,在原本的评估测量流程中,程序执行之前搭建了新的线程池。每个线程使用系统提供的机制生成单独进程运行程序,随后线程和其开启的进程通信获得程序运行时间。通过将编译配置后的程序执行阶段由单程运行改为并行实现,充分利用多核性能,提高了迭代编译的运行效率,如图8所示。




图 6 UREP300 编译原理

Fig. 6 UREP300 compilation principle




图 7 评估模块流程

Fig. 7 Evaluation module process




图 8 改进评估流程

Fig. 8 Improve evaluation process

4 对比分析

对比试验方案如图 9 所示。制定标准(典型)测试算例，分别在 UREP300、Speedgoad 算例的仿真

模型，在完全相同的测试条件和试验内容下得到国内外实时仿真器的仿真结果，比较仿真结果的一致性。同时比对仿真规模、编译时间、仿真精度等关键指标。




图 9 国产 UREP 与进口设备对标方案

Fig. 9 Domestic UREP and imported device pairing solutions

4.1 仿真规模与编译速度对比

4.1.1 多支路电气网络对比(单核)

如图 10 所示，从相关库拖取元件搭建一个 50 μ s 步长的多支路电气网络模型。不断增加支路数扩大网络规模，直到仿真器过载，得到仿真器的算力极限。




图 10 多支路电气网络

Fig. 10 Multi-route electrical network

达到算力极限后，记录下各仿真平台算力极限的节点规模并计算其编译时间，如表 1 所示。

表 1 仿真平台节点规模和编译时间		
Tab. 1 Simulation platform node size and compilation time		
工具	节点规模/个	编译时间
RTLAB	234	3 min 52 s
Speedgoad	303	4 min 10 s
UREP300	234	46 s
RTDS	234	3 min 41 s

由表1可以看出, Speedgoad的节点规模最大, 达到303个。其次为RTLAB^[22-23]RTDS以及UREP300, 节点规模都为234个。编译时间方面, 得益于其编译参数寻优并行迭代编译技术, UREP300最为出色。在相同节点规模下, 编译时间用时最少, 效率最高。

4.1.2 多支路电气网络对比(多核)

对电气网络模型采用如图11所示的模型分割方法^[24-25]来分核, 核心数依次为1, 2, 3, 10, 20。分完核后, RTLAB和UREP300分别对模型进行编译, 并观察其结果, 如表2所示。




图11 多核编译原理

Fig. 11 Principles of multi-core compilation

表2 RTLAB与UREP多核编译时间对比

Tab. 2 Comparison of RTLAB and UREP multi-core compilation

time		
使用内核数	RTLAB 编译时间	UREP300 编译时间
1	3 min 52 s	46 s
2	7 min 5 s	48 s
3	10 min 33 s	55 s
10	28 min 38 s	1 min 20 s
20	99 min 36 s	2 min 35 s

由表2可以得到, UREP在10核的编译时间为55 s, RTLAB为10 min 33 s。UREP在10核的编译效率相较RTLAB提高了接近19倍, 在20核的编译效率提高了接近40倍。由图12拟合曲线可以明显看出, 在UREP采用并行参数寻优并行迭代编译技术后, 无论在多核编译还是在单核编译上, 时间相较RTLAB都极大地缩短。

4.2 最小仿真步长对比

4.2.1 简单正弦波对比

为观察实时仿真器硬件性能所支持的极限最小仿真步长, 搭建一个测试步长的简单正弦波模型, 频率设置为5 kHz, 并设置尽可能小的仿真步长。将模型分别编译导入RTLAB和UREP, 装载运行模型后, 通过示波器来观察波形。观察仿真的结果是否出现下列现象。




图12 多核编译时间曲线拟合图

Fig. 12 Multi-core compilation time curve fitting graph

- 1) 信号失真: 信号形状变形, 频率响应失真等。
- 2) 信号截断: 无法捕获高频成分或快速变化, 波形呈现不连续特征。
- 3) 时间延迟: 波形时间上出现偏移或延迟。
- 4) 抖动现象: 在周期性变化时, 波形出现抖动或不稳定。
- 5) 采样误差: 波形采样点与实际信号存在偏差, 平滑度降低, 频率响应失真。

如果出现上述波形异常现象, 则证明此时简单正弦波模型设置的最小步长超过了实时仿真器硬件性能极限, 应适当增加模型仿真步长以匹配仿真器硬件性能, 直至异常现象消失。

如图13所示, 当仿真步长为4 μ s及更小时, UREP300和RTLAB都为呈阶梯状的正弦波波形, 抖动剧烈且频率无法维持在5 kHz, 无法正常观测波形。

当仿真步长设置为5 μ s时, RTLAB与UREP300的波形如图14—15所示。



图13 信号失真图

Fig. 13 Signal distortion diagram




图 14 RTLAB 示波器观测

Fig. 14 RTLAB oscilloscope observation




图 15 UREP300 示波器观测

Fig. 15 UREP300 oscilloscope observation

当 UREP 与 RTLAB 的仿真步长设置为 $5\ \mu\text{s}$ 时, 呈现的波形抖动幅度均很小, 没有出现信号失真, 形状变形等异常, 能长时间稳定显示正弦波波形, 且模型频率稳定在 $5\ \text{kHz}$ 。综上所述, 结果表明 UREP300 与 RTLAB 的最小步长一致。

4.3 仿真精度对比

4.3.1 多支路电气网络故障电流对比

在上述多支路电气网络中, 增添故障模块, 故障时间设置为 $50.01\ \text{s}$ 到 $50.10\ \text{s}$ 。故障发生后, 观察 RTLAB 与 UREP300 的故障发生时间是否符合预设值, 故障电流幅值与 SIMULINK 离线是否存在偏差, 且将故障电流波形局部放大, 如图 16—17 所示。

经观测, RTLAB 与 UREP 在节点的故障触发时间完全相同, 电流的幅值相等, 故障电流的暂态响应趋势一致, 两种仿真平台的仿真精度高度接近。

4.4 元件库对比

4.4.1 元件模型库对比

RTLAB、RTDS 与 UREP300 三个实时仿真器的元件模型库如图 18 所示。

RTDS 的专用仿真软件 RSCAD FX 的模型库主




图 16 UREP 故障电流图

Fig. 16 UREP fault current diagram




图 17 RTLAB 故障电流图

Fig. 17 RTLAB fault current diagram

要分为四大类电力系统库、电力电子库、保护和自动化库、控件。电力系统的模块齐全, 但在需要高度专业化或定制化模拟的领域, 如某些特定的物理学、生物学、医学或地球科学等, RTDS 可能无法直接使用。

UREP300 模型库是在 MATLAB/SIMULINK 的模型库设计的, 与 SIMULINK 拥有不错的适配性。模块库主要分为基本模块库和专业模块库两大类, 基本库包含 20 个子库, 大致有常用模块库, 离散系统模块库, 信号源模块库等等。专业库是在基本模块库上开发出来的模块组, 适用于满足不同领域的特殊要求。

RTLAB 模型库在 SIMULINK 模型库基础上加增添了为用户提供加速实时仿真的 ARTEMiS 模块, 为事件系统的离散仿真提供更好速度和精度的 RT-EVENTS 模块, 用于 FPGA 硬件在环和快速控制原型仿真的 RT-XSG 模块等等, 极大加强了 RTLAB 的功能性和扩展性, 在元件模块丰富度与个性化




图18 RTL、RTDS与UREP模型库

Fig. 18 RTL, RTDS and UREP model libraries

上, RTL的表现最好。

5 结论

针对快速增长的仿真需求, 本文提出了一种结合了软件仿真和物理模拟优点的国产实时仿真器 UREP300, 详细阐述了其原理, 并对仿真平台编译速度缓慢问题进行了改进, 同时用测试模型对编译速度改进效果进行了验证, 结果表明其编译效率获得了明显的提高。对于国内外的实时仿真器设备, 缺乏全方位的对比实验来评估其性能, 故本文提出了5个不同维度的关键指标与 UREP 进行对比并提出评价方法。

经过对比分析实验表明, UREP300 国产化实时仿真器不论在仿真规模和编译速度、仿真精度、最小步长和模块原件库等都已经具备了替代国外领先设备的性能, 尤其在编译方面采用了并行迭代编译技术, 大大提高了仿真的编译速度, 解决了国外仿真设备编译缓慢、国内关键技术卡脖子和进口平台昂贵等问题, 为推动实时仿真器国产化贡献了力量。

参考文献

- [1] 梁旭, 张萍, 胡明亮, 等. 基于实时仿真技术的变电站数字物理混合仿真与培训系统[J]. 电力系统自动化, 2005, 29(10): 79-81.
- LIANG Xu, ZHANG Ping, HU Mingliang, et al. Hybrid

simulating and training system of substation based on real-time simulation technology [J]. Automation of Electric Power Systems, 2005, 29(10): 79-81.

- [2] 陈坤中, 刘亚斌, 李军, 等. Windows NT 环境下的实时仿真技术研究及其应用[J]. 微计算机信息, 2006, 22(19): 239-241.
- CHEN Kunzhong, LIU Yabin, LI Jun, et al. The research and application of real-time simulation using windows NT [J]. Microcomputer Information, 2006, 22(19): 239-241.
- [3] 郭琦. 交直流混联电网运行控制实时仿真技术研究[J]. 南方电网技术, 2017, 11(3): 59-64.
- GUO Qi. Research on real-time simulation technology of operation control of AC & DC hybrid power system [J]. Southern Power System Technology, 2017, 11(3): 59-64.
- [4] 林雪华, 郭琦, 郭海平, 等. 基于FPGA的柔性直流实时仿真技术及试验系统[J]. 电力系统自动化, 2017, 41(12): 33-39.
- LIU Xuehua, GUO Qi, GUO Haiping, et al. FPGA based real-time simulation technology and test system of flexible DC [J]. Southern Power System Technology, 2017, 41(12): 33-39.
- [5] 余锦龙. 我国电力模拟仿真技术的发展过程和现状[J]. 华北电力技术, 1994(9): 53-60.
- YU Jinlong. Development process and current status of power simulation technology in China [J]. North China Electric Power Technology, 1994(9): 53-60.
- [6] 胡焯, 武彦婷, 熊娜, 等. 新型能源体系研究[J]. 电力勘测设计, 2024(4): 1-6.
- HU Ye, WU Yanting, XIONG Na, et al. Research on new energy system [J]. Electric Power Survey & Design, 2024(4): 1-6.
- [7] 柴娟芳, 高文, 郝恩义, 等. 复杂系统实时仿真平台关键技术探讨[J]. 上海航天, 2019, 36(4): 56-64.
- CHAI Juanfang, GAO Wen, HAO Enyi, et al. Discussion on key technologies of real-time simulation platform for complex systems [J]. Aerospace Shanghai, 2019, 36(4): 56-64.
- [8] AZIMIAN B, ADHIKARI P M, VANFRETTI L, et al. Cross-

- platform comparison of standard power system components used in real time simulation [C]// Workshop on Modeling and Simulation of Cyber-Physical Energy Systems, April 15 – 18, 2019, Montreal, Canada. New York: IEEE, 2019: 94 – 99.
- [9] 胡锦, 凌志聪, 韦宗春, 等. 基于LabVIEW及StarSim的双馈风力发电机离线仿真[J]. 电气开关, 2015, 53(4): 18 – 21.
- HU Jin, LING Zhicong, WEI Zongchun, et al. Offline simulation of doubly fed wind turbine based on LabVIEW and StarSim [J]. Electric Switcher, 2015, 53(4): 18 – 21.
- [10] 姜文立, 王凯, 王虹富, 等. 新一代离线仿真数据平台及其在华中电网的应用[J]. 江西电力, 2019, 43(12): 2 – 6.
- JIANG Wenli, WANG Kai, WANG Hongfu, et al. New generation offline simulation data platform and its application in central China Power Grid [J]. Jiangxi Electric Power, 2019, 43(12): 2 – 6.
- [11] 庾李松伯, 潘柳蓉. 湘潭电网馈线自动化性能的优化[J]. 电子技术与软件工程, 2017(9): 116 – 118.
- JIU Lisongbo, PAN Liurong. Optimization of feeder automation performance in Xiangtan power grid [J]. Electronic Technology and Software Engineering, 2017(9): 116 – 118.
- [12] 蔡勉, 田健生. 向多核平台移植操作系统的研究[J]. 现代电子技术, 2010, 33(5): 182 – 184.
- CAI Mian, TIAN Jiansheng. Research on porting operating systems to multi-core platforms [J]. Modern Electronic Technology, 2010, 33(5): 182 – 184.
- [13] 张凯龙, 谷建华, 盖玲兴, 等. Win32应用到Linux的跨平台移植技术研究[J]. 微电子学与计算机, 2004(11): 102 – 106.
- ZHANG Kailong, GU Jianhua, GAI Lingxing, et al. Research on cross platform porting technology of Win32 application to Linux [J]. Microelectronics and Computer, 2004(11): 102 – 106.
- [14] 魏惠茹, 李晓东, 朱齐亮. 网络接口跨平台移植扩展控件设计[J]. 微电子学与计算机, 2016, 33(10): 147 – 150.
- WEI Huiru, LI Xiaodong, ZHU Qiliang. Design of cross platform porting extension control for network interface [J]. Microelectronics and Computer, 2016, 33(10): 147 – 150.
- [15] 谭延丹, 易会战, 张鹏. 面向多核体系结构的并行迭代编译技术研究[J]. 计算机工程与科学, 2017, 39(3): 436 – 442.
- TAN Yandan, YI Huizhan, ZHANG Peng. Research on parallel iterative compilation technology for multi core architecture [J]. Computer Science Engineering, 2017, 39(3): 436 – 442.
- [16] 吴迪, 黄君明. 并行迭代的高阶加速方法[J]. 浙江大学学报(理学版), 2014, 41(4): 408 – 412.
- WU Di, HUANG Junming. High order acceleration method for parallel iteration [J]. Journal of Zhejiang University (Science Edition), 2014, 41(4): 408 – 412.
- [17] 向令, 王鹏. 并行迭代算法的研究及应用[J]. 成都信息工程学院学报, 2007(S1): 109 – 112.
- XIANG Ling, WANG Peng. Research and application of parallel iterative algorithm [J]. Journal of Chengdu University of Information Technology, 2007(S1): 109 – 112.
- [18] 周裕中, 方平, 张昕. 一个高阶并行迭代公式的构造[J]. 鞍山科技大学学报, 2007(4): 337 – 339.
- ZHOU Yuzhong, FANG Ping, ZHANG Xin. Construction of a high-order parallel iterative formula [J]. Journal of Anshan University of Science and Technology, 2007(4): 337 – 339.
- [19] 肖雪, 李舒婷. 基于迭代编译的中文编程方法[J]. 信息与电脑(理论版), 2018(5): 57 – 58.
- XIAO Xue, LI Shuting. Chinese programming method based on iterative compilation [J]. Information and Computers (Theoretical Edition), 2018(5): 57 – 58.
- [20] 池昊宇, 陈长波. 基于机器学习的编译器自动调优综述[J]. 计算机科学, 2022, 49(1): 241 – 251.
- CHI Haoyu, CHEN Changbo. Overview of compiler automatic tuning based on machine learning [J]. Computer Science, 2022, 49(1): 241 – 251.
- [21] 刘慧, 徐金龙, 赵荣彩, 等. 学习模型指导的编译器优化顺序选择方法[J]. 计算机研究与发展, 2019, 56(9): 2012 – 2026.
- LIU Hui, XU Jinlong, ZHAO Rongcai, et al. A compiler optimization sequence selection method guided by learning models [J]. Computer Research and Development, 2019, 56(9): 2012 – 2026.
- [22] 王珏莹, 张振宇, 吴涵, 等. 基于RTLAB的配电网智能分布式自愈控制系统测试技术[J]. 供用电, 2023, 40(9): 16 – 26.
- WANG Yuying, ZHANG Zhenyu, WU Han, et al. Testing technology for intelligent distributed self healing control system of distribution network based on RTLAB [J]. Distribution & Utilization, 2023, 40(9): 16 – 26.
- [23] 马啸宇, 陈卓, 杨超, 等. 基于RTLAB的虚实结合的馈线自动化测试研究[J]. 电子科技, 2023(2): 1 – 8.
- MA Xiaoyu, CHEN Zhuo, YANG Chao, et al. Research on the integration of virtual and real lines in feedline automation testing based on RTLAB [J]. Electric Technology, 2023(2): 1 – 8.
- [24] 曹绍华, 陈辉, 陈舒, 等. 物联网中基于模型分割的联邦学习加速[J]. 电子与信息学报, 2023, 45(5): 1678 – 1687.
- CAO Shaohua, CHEN Hui, CHEN Shu, et al. Federated learning acceleration based on model segmentation in the Internet of Things [J]. Journal of Electronics and Information Technology, 2023, 45(5): 1678 – 1687.
- [25] 于飞, 董乐, 李梅航, 等. 基于等效短线路解耦法的风电场模型分割仿真研究[J]. 电力系统保护与控制, 2023, 51(19): 164 – 172.
- YU Fei, DONG Le, LI Meihang, et al. Simulation study on wind farm model segmentation based on equivalent short circuit decoupling method [J]. Power System Protection and Control, 2023, 51(19): 164 – 172.

收稿日期: 2023-03-01; 网络首发日期: 2024-03-01

作者简介:

郝元天(1997), 男, 硕士研究生, 研究方向为电力系统实时仿真, 122275624@qq.com;

郝正航(1972), 通信作者, 男, 教授, 博士生导师, 博士, 研究方向为电力系统仿真、电力系统稳定分析与控制, 983135026@qq.com;

陈卓(1980), 女, 教授, 硕士生导师, 博士, 研究方向为电力系统仿真、嵌入式系统开发与应用, 37495589@qq.com。